

デジタル・ビーム形成受信機の  
プロトタイプ設計

Minseok Kim

第1章ではアダプティブ・アンテナの概要と最近の移動通信システムの動向について説明した。本章ではアダプティブ・アレイの基本動作であるデジタル・ビーム形成法の原理について説明し、プロトタイプのハードウェアの設計について紹介する。  
(編集部)

## 1. デジタル・ビーム形成 (Digital Beamforming : DBF)

移動通信におけるデータ容量の増大やデータそのものの高品質化、広帯域データ伝送への要望が高まるなか、既存の周波数の利用効率を向上させることは、今後は欠かせない要求項目になってきます。

アレイ・アンテナを用いて、空間的に方向性を制御(指




図1 ビーム形成の概念

各アンテナに到達する信号の位相と振幅をそろえて合成する

向性制御)すれば、所望の方向に送信電力を集中させ、無駄の少ない通信を行えます。送信電力の無駄な放射が抑えられるため、消費電力の低減や隣接のチャンネルに影響する干渉電力の制御も可能になり、結果的に周波数の利用効率を向上することができます。

このようなアレイ・アンテナ信号処理技術を「ビーム形成(Beamforming)」といいます。特にアナログ制御ではなく、デジタル信号処理により行う場合には「デジタル・ビーム形成(Digital Beamforming)」といいます。

図1にアレイ・アンテナ・システムの概要を示します。M素子のアレイ・アンテナに受信されるそれぞれの信号に位相と振幅の制御を行い、信号対ノイズ比が最大になるように合成することになります。各アンテナ素子は固定的な放射指向性特性をもちますが、ここで位相と振幅の適応制御により仮想的に任意の受信ビームを形成できます。


これをアナログ回路で実現することも考えられますが、図2のようにA-Dコンバータを用いてアナログ信号をデジタル信号に変換し、デジタル信号処理の算術演算により実現することもできます。デジタル信号処理は汎用のDSP(Digital Signal Processor)あるいは高速で専用の機能が実現できるFPGA(Field Programmable Gate Array)が用いられます。ここでは、デジタル・ビーム形成法について解説します。

## ● アレイ・アンテナの基本原理

原理を説明するために、図3のような狭帯域の簡単な平面波モデルを考えます<sup>(1)</sup>。アレイ・アンテナの構造は半波

## KeyWord

デジタル・ビーム形成, 指向性制御, マルチパス, デジタル受信機, 4倍オーバーサンプリング



Rx : Receiver  
A-D : A/Dコンバータ

図2 デジタル・ビーム形成システム

長の等間隔に配置した $M$ 個のリニア（線形）アンテナ素子とします。各アンテナは無指向性（Omni-directional）で、それぞれ同じ特性を持つことを前提に話を進めます。電波信号が、ある方向から入射したとき、 $k$ 番目のアンテナ素子における受信電圧は、基準アンテナにおける電圧から以下のように表現されます。

$$x_k(t) = x_0(t - \tau_k) \quad (1)$$

ここで、 $\tau_k = \{d(k-1)\sin\theta\}/c$ は到達時間差です。 $\theta$ は到来角（Direction of Arrival : DOA）、 $c$ は光速、 $d$ は素子間隔です。ただし、その信号が十分に狭帯域な信号の場合、各アンテナ素子に到達する時間差は、位相差（ $e^{-j\omega\tau_k}$ ）に置き換えて考えられ、以下のように表現できます。

$$x_k(t) = s(t) \exp\left(-j\frac{2\pi}{\lambda}d(k-1)\sin\theta\right) + n_k(t) \quad (2)$$

$k=1, 2, \dots, M$

ここで、 $s(t)$ は入射波の包絡線、 $\lambda$ は波長、 $n_k$ は白色ガウスノイズを意味します。各アンテナでの受信信号に対して、位相と振幅の制御を行い、その結果を合成するビーム形成の動作は、次式のように表されます。

$$y(t) = \sum_{k=1}^M \omega_k^* x_k(t) \quad (3)$$

ここで、 $\omega_k$ は $k$ 素子目の位相や振幅を示す値（重み係数値）で、一般に複素数となります。記号 $*$ は複素共役を意味します。ベクトル表現を使えば以下のように簡単に表現できます。

$$y(t) = \mathbf{\omega}^H \mathbf{x}(t) \quad (4)$$




図3 平面波モデルにおける各受信アンテナにおける経路差

ここで記号 $H$ は複素共役転置を意味します。また、

$$\mathbf{\omega} = [\omega_1 \cdots \omega_M]^T$$

$$\mathbf{x}(t) = \mathbf{a}(\theta)s(t) + \mathbf{n}(t) \quad (5)$$

$\mathbf{a}(\theta)$ は方向を特定するベクトルで、方向ベクトルあるいはステアリング・ベクトルと呼ばれます。

$$\mathbf{a}(\theta) = \left[ 1, \exp\left(-j\frac{2\pi}{\lambda}d\sin\theta\right), \dots, \exp\left(-j\frac{2\pi}{\lambda}d(M-1)\sin\theta\right) \right]^T \quad (6)$$

入射信号が平面波として到来することはあくまで理想的な仮定です。実際には見通しの環境は少なく、受信アンテナには多数のマルチパス波からなる合成信号として受信されます。 $N$ 個の信号がそれぞれ $L(t)$ 個のマルチパス波を持つ場合について、もう少し一般的に表現したのが次の式です。

$$\mathbf{x}(t) = \sum_{i=0}^{N-1} \mathbf{v}_i(t, \tau) s_i(t) + \mathbf{n}(t) \quad (7)$$

ここで、 $\mathbf{v}_i(t)$ はチャネル応答ベクトルと呼ばれ、以下のような関係として表されます。

$$\mathbf{v}_i(t, \tau) = \sum_{l=0}^{L(t)-1} A_{l,i}(t) e^{j\phi_{l,i}(t)} \mathbf{a}(\theta_{l,i}(t)) \delta(t - \tau_{l,i}(t)) \quad (8)$$

$A_{l,i}$ 、 $\phi_{l,i}$ 、 $\theta_{l,i}$ 、 $\tau_{l,i}$ は、信号 $i$ による受信信号成分 $l$ の振幅、搬送波位相シフト、遅延量、到来方向です。

デジタル・ビーム形成において、式(4)のようにウェイト・ベクトルをうまく制御することによって受信信号の品質（信号対雑音比）を改善できます。原理的には、 $M$ 個の素子を使って合成する場合に $10 \log M$ の利得が得られます。例えば4素子の場合、 $10 \log 4 = 6$  dBの利得になります。

参考として図4に素子数による合成利得を示します。ここで、1素子の場合は無指向性であり、どの方向も同じレ




図4 デジタル・ビーム形成の利得

素子数が増えるほどビームが鋭くなるだけでなくヌル点も多く形成される。

ベルで受信しますが、複数のアンテナで受信し一様に合成することで、ある特定方向にビームが形成されます。さらに素子数が増えるほどビームの幅が鋭くなり、利得も向上することが分かります。また、ビームだけでなくヌル点も形成されます。このようにビームとヌル点を適切に制御するのが後述のアダプティブ・アレイの基本動作原理です。

## ● DBF 評価用プロトタイプ・ハードウェア

アレイ・アンテナ信号処理の評価のために設計した、プロトタイプのハードウェアは、図5のようにアレイ・アン

テナ、RF 受信機、A-D 変換部、信号処理部、制御部で構成されず<sup>5)</sup>。

アレイ・アンテナは任意の形状で16素子まで収容できます。RF 受信機はYIG( Yttrium-Iron-Garnet )バンドパス・フィルタを用いて、移動通信システムで多く使われる周波数である2G ~ 5GHzまで対応できるようになっています。RF 受信機の出力は40MHzのIF( Intermediate Frequency )信号になり、後段のA-Dコンバータは32MHzでアンダサンプリングを行います。サンプリングされた信号はFPGAで準同期検波により複素ベースバンド信号に変換されます。出力信号は各信号に重み係数を乗算することにより最適な値として合成されます。

A-D変換ボード上には、約100万ゲート相当の大容量FPGA( Stratix「EP1S40」、米国Altera社)が搭載されており、高速の適応信号処理を行うことができます。制御ボードは、CPU( SH4、ルネサス・テクノロジー)の上にOS( NetBSD)が組み込まれており、システムの制御やモニタはEthernet経由で行われます<sup>4)</sup>。

写真1 ~ 写真3に各部の様子を示します。また、デジタル信号処理部の仕様を表1に示します。さらに図6に信号処理結果のGUI表示例を紹介します。このような評価システムを構築することで、さまざまな信号処理を柔軟に試すことができます。




図5  
DBF プロトタイプ  
のハードウェア  
のブロック図






写真1 DBF受信機(RF部)

横浜国立大学新井研究室提供。



写真2 8素子リニア・アレイ・アンテナ

横浜国立大学新井研究室提供。




写真3 DBF受信機(デジタル部)

横浜国立大学新井研究室提供。

1

1 App

2

2 App

3

3 App

4

## 2. DBF受信機的设计

### ● デジタル受信機の構成

デジタル技術の発展にともない，無線機における周波

数のアップ/ダウン・コンバージョン，ミキサ，フィルタ，ゲイン調整，変復調といったアナログ技術で実現されていた多くの機能が，デジタル信号処理に置き換えられる時代になってきました．近年，リコンフィギャラブル・デバイスを用いて，一つの端末機より回路の変更なしにさまざ

表1 デジタル信号処理部の仕様

A-Dコンバータ	型番	AD9245(米国 Analog Devices 社)
	チャンネル数	16
	分解能	14ビット
	サンプル・レート	80 MSPS
バッファ・メモリ	2Kワード/チャンネル(FPGA 内部メモリ 512Mバイト SDRAM)	
D-Aコンバータ	型番	MAX5195(米国 Maxim Integrated Products 社)
	チャンネル数	16
	分解能	14ビット
	サンプル・レート	260 MSPS
FPGA	型番	Stratix EP1S40(米国 Altera 社)
	機能	- 41,250 LE (約1,000,000 ゲート)
		- 3,423,744 内部メモリ・ビット
		- 14 DSP ブロック (14 並列 36 × 36 乗算器実装可能)
CPU	型番	SH4
	性能	200 MHz, 360 MIPS, 1.4 GFLOPS
	OS	NetBSD1.5(NetBSD/SH3)
ユーザ・インターフェース	Ethernet	100 Base-T







図6 計算結果のGUI実時間表示例

横浜国立大学新井研究室提供。




図7  
デジタル受信機の  
構成

NCO : Numerical Control  
Oscillator

まな機能追加やシステム変更に対応するソフトウェア無線 (Software Defined Radio) 技術が注目されています。特性の変更が困難なアナログ回路をデジタル回路化することは、システムの柔軟性を高める有効な手段になります<sup>(2)</sup>。

受信機においては、以前からさまざまなアーキテクチャが工夫されており、中間周波数を用いるスーパーヘテロダイン型<sup>注1</sup>がもっとも一般的に使われています。また、デジタル受信機の場合、A-D コンバータの位置がシステム構造を左右する主な要因になります。

現在、通信用 A-D コンバータのサンプリング・レートは数十～数百 MHz のものが一般的であり、IF 周波数を直接サンプリングすることができます。これを IF サンプリング方式といいます。サンプリングされた IF 信号はデジタル・ダウン・コンバージョンにより、複素ベースバンド信号に変換されます。デジタル・ダウン・コンバージョンはローカル発振器をデジタル化した数値制御発振器 (NCO) と乗算器、FIR フィルタで構成します。

信号周波数より低い周波数でのサンプリングとして、アンダーサンプリング (バンドパス・サンプリング) という手法があります。これは RF 信号をアナログ信号処理によって、いったんある程度高い IF 周波数に変換し、IF より低い周波数で A-D 変換を行います。この場合、サンプリング・レートが、それほど高速である必要はないことから、低消費電力、高分解能の A-D コンバータを用いることができます。アナログ信号処理部においては、Q 値の高いフィルタなど大型で特性の変更が難しい素子の使用が不可欠となり

ます。また、IF の利用により生じるイメージ信号の抑圧のため、フィルタなどの処理が必要となることや、IF 周波数がサンプリング・レートより高ければ高いほどクロック・ジッタに影響されやすいことなどが、欠点として挙げられます<sup>(3)</sup>。しかし、現時点で有効な手法として広く用いられます。

### ● 準同期検波を用いるデジタル受信機の設計

図7に今回用いるデジタル受信機の構成を示します。信号スペクトルが RF からベースバンドに変換されていく様子を表しています。ここでは、簡単のため搬送波再生を必要としない準同期検波方式のデジタル受信機の設計について説明します。

IF サンプリングを用いることで、ベースバンド・サンプリングよりも A-D コンバータの数を半分に減らすことができ、アレイ・アンテナ信号処理の低コスト化に繋がります。位相変調 (PSK : Phase Shift Keying) された信号の場合、サンプリングされた IF 信号は、以下のように表現できます。

$$x(n) = x_I(n) \cos \omega_c n + x_Q(n) \sin \omega_c n \quad \dots\dots\dots (9)$$

ここで、 $x_I(n)$  と  $x_Q(n)$  は IF 信号  $x(n)$  の同相成分と直交成分になり、 $\omega_c$  は搬送波の角周波数を表します。ダウン・コンバージョンは以下の式のように、IF 信号に角周波数  $\omega_c$  の複素発振信号 (NCO) を乗算します。

$$\begin{aligned} \tilde{x}(n) &= x(n) [\cos \omega_c n - j \sin \omega_c n] \\ &= \frac{1}{2} [x_I(n) + x_I(n) \cos 2\omega_c n - j x_I(n) \sin 2\omega_c n \\ &\quad - j x_Q(n) + x_Q(n) \sin 2\omega_c n + j x_Q(n) \cos 2\omega_c n] \end{aligned} \quad \dots\dots (10)$$

そうすると、直流成分 (DC) と  $\omega_c$  の 2 倍成分がそれぞれ

注1：搬送周波数とローカルに生成される周波数を、ミキサを用いて低周波数信号 (中間周波数) に変換する受信機。低周波数信号とすると、元の変調搬送波よりも安定であり、復調するのが容易である。

図8  
デジタル・ダウン・  
コンバージョンの動作





図9  
4倍オーバー・サンプリングを用いたNCOと  
ミキサの回路



現れます。低域通過フィルタを用いて2倍の高周波成分を取り除くことで、以下のように結局IF信号から  $f_c$  だけシフトされた複素ベースバンド信号が得られます。

$$\text{LPF}(\tilde{x}(n)) = \frac{1}{2}[x_I(n) - jx_Q(n)] \dots\dots\dots (11)$$

この動作を詳細に示したのが図8です。

ここで、特にサンプリング周波数がIF搬送波周波数より4倍になる場合に、NCOと乗算器は単純化でき、図9のように入力信号をただ順にスイッチングするだけで実現できます。

低域通過フィルタについては、NCOとの乗算の結果から生じる2倍の信号成分を取り除くことのみを考慮し、簡単





図10 低域通過フィルタの周波数特性

## リスト1 デジタル・ダウン・コンバージョン(DDC)の実装例

```

=====
-- DDC (Digital Down Conversion & I/Q detection)
-- Simple NCO : 4 value switching circuit
--
=====

LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
USE IEEE.std_logic_arith.ALL;
USE IEEE.std_logic_UNSIGNED.all;
USE work.util_package.ALL;

ENTITY ddc12bit IS
  PORT (
    clk      : IN std_logic;
    nrst     : IN std_logic;
    nbypass  : IN std_logic;
    ena      : IN std_logic;
    sintab   : IN std_logic_vector(11 downto 0);
    x_in     : IN std_logic_vector(11 downto 0);
    i_out    : OUT std_logic_vector(11 downto 0);
    q_out    : OUT std_logic_vector(11 downto 0));
END ENTITY ddc12bit;

ARCHITECTURE rtl OF ddc12bit IS

  COMPONENT fir12x8 IS
    PORT (
      clk      : IN std_logic;
      nrst     : IN std_logic;
      ena      : IN std_logic;

      x_in     : IN std_logic_vector(11 downto 0);
      y_out    : OUT std_logic_vector(11 downto 0));
  END COMPONENT fir12x8;

  COMPONENT fir12x8 IS
    PORT (
      clk      : IN std_logic;
      nrst     : IN std_logic;
      ena      : IN std_logic;

      x_in     : IN std_logic_vector(11 downto 0);
      y_out    : OUT std_logic_vector(11 downto 0));
  END COMPONENT fir12x8;

  SIGNAL x_signed, x_cos, x_sin, i, q
    : std_logic_vector(11 downto 0);
  SIGNAL i_out_buff, q_out_buff
    : std_logic_vector(11 downto 0);

  BEGIN

  -- 入力レジスタ, 2の補数表現
  PROCESS (clk) IS
    BEGIN
      IF clk'event AND clk = '0' THEN
        IF ena = '1' THEN
          x_signed <= NOT x_in(11) & x_in(10 downto 0);
        END IF;
      END IF;
    END PROCESS;

  -- 4倍オーバーサンプリングのNCO
  x_cos <= x_signed WHEN sintab = "00" ELSE
    (OTHERS=>'0') WHEN sintab = "01" ELSE
    (NOT x_signed)+1 WHEN sintab = "10" ELSE
    (OTHERS=>'0') WHEN sintab = "11" ELSE
    (OTHERS=>'0');

  x_sin <= (OTHERS=>'0') WHEN sintab = "00" ELSE
    (NOT x_signed)+1 WHEN sintab = "01" ELSE
    (OTHERS=>'0') WHEN sintab = "10" ELSE
    x_signed WHEN sintab = "11" ELSE
    (OTHERS=>'0');

  -- 低域通過フィルタで2倍の周波数成分を除去
  fir_ad_I : fir12x8 PORT MAP (clk, '1', '1', x_cos, i);
  fir_ad_Q : fir12x8 PORT MAP (clk, '1', '1', x_sin, q);

  -- ストレート・バイナリに変換
  i_out <= NOT i(11) & i(10 downto 0) WHEN nbypass =
    '1' ELSE
    x_in;
  q_out <= NOT q(11) & q(10 downto 0) WHEN nbypass =
    '1' ELSE
    (OTHERS=>'0');

  END;
--
=====

```

のために8タップのFIR( Finite Impulse Response )フィルタで実装しました。その特性を図10に示します。A-Dコンバータから変換されたデジタル・データに直流のバイアスが乗っている場合、IF信号周波数領域に直流成分が、DDC( Digital Down Conversion )によりシフトされて現れます。これはベースバンド信号に高周波ノイズとして影響するので、低域通過特性とともにスペクトル中心にヌルが形成されるようにしてあります。

リスト1に、ここで説明したデジタル・ダウン・コンバージョン( DDC )回路のVHDL記述を紹介します。

### 参考・引用\*文献

- (1) 菊間信良；アダプティブアンテナ技術，2003年，オーム社。
- (2) 原田博司；ソフトウェア無線をFPGAで実現する，Design Wave Magazine，2005年2月号，pp.28-104。

- (3) M. Kim, A. Kiyono, K. Ichige, H. Arai ; “ *Experimental Study of Jitter Effect on Digital Downconversion Receiver with Undersampling Scheme,*” IEICE Transactions on Information and System, Vol. E88-D, No.7, pp. 1430 -1436, Jul. 2005.
- (4) 堀内岳人；組み込み分野へのBSDの適用，Interface，第6章，pp.101-110，2002年8月号。
- (5) Minseok Kim, Koichi Ichige and Hiroyuki Arai ; “ *16-element DOA estimation system,*” IEICE Technical Report, SR2005-43, YRP, Japan, July 2005.

Minseok Kim  
東京工業大学



## FPGAのLUTを用いるFIRフィルタの実装

Minseok Kim

FIR( Finite Impulse Response Filter )フィルタとは、有限のインパルス応答で表現されるフィルタのことです。デジタル信号処理には欠かせないものです。一般に次式のように表現されます。

$$y(n) = \sum_{i=1}^N h_i \cdot x(n-i)$$

ここで、 $h$ はフィルタ係数、 $x$ は入力信号です。FPGA を用いて実装するには乗算器をパラレルに構成すれば簡単に実現できます。また、最近のFPGA ではFIR フィルタ専用のブロックを用意しているので、数百MHzの高速な性能を手軽に達成できるよ

うになっています。しかし、ここではFPGA のLUT( Look-up Table )を用いて乗算器を必要としない構成について紹介します。

例えば、一般的な8タップFIR フィルタの場合には八つのフィルタ係数を持ち、次式のように出力が計算されます。

$$y(n) = x(n)h_1 + x(n-1)h_2 + x(n-2)h_3 + x(n-3)h_4 + x(n-4)h_5 + x(n-5)h_6 + x(n-6)h_7 + x(n-7)h_8$$

これは図1のような構造になります。もしフィルタ係数において左右対称性があれば、図2のように折り返し構造が使えるため、必要な乗算器の数を半分に減らせます。さらにLUT を用いれば、乗算器をまったく使わずに実装できます。




図1  
FIR フィルタの一般的な構成




図2  
フィルタ係数の対称性を用いた構成





$h_n = 01 \ 11 \ 10 \ 11 \longrightarrow h_n$ は定数  
 $\times X_n = 11 \ 00 \ 10 \ 01$   
 $p_0 = 01 \ 00 \ 00 \ 11 = 100$   
 $p_1 = 01 \ 00 \ 10 \ 00 = 011$   
 $y_n = 011 \ 000 \ 100 \ 011 = 1010$

$X_{i/k}$	LUT量	$X_{i/k}$	LUT量
0000 =>	00+00+00+00 = 0000	1000 =>	01+00+00+00 = 0010
0001 =>	00+00+00+11 = 0011	1001 =>	01+00+00+11 = 0100
0010 =>	00+00+10+00 = 0010	1010 =>	01+00+10+00 = 0011
0011 =>	00+00+10+11 = 0101	1011 =>	01+00+10+11 = 0110
0100 =>	00+11+00+00 = 0011	1100 =>	01+11+00+00 = 0100
0101 =>	00+11+00+11 = 0110	1101 =>	01+11+00+11 = 0111
0110 =>	00+11+10+00 = 0101	1110 =>	01+11+10+00 = 0110
0111 =>	00+11+10+11 = 1000	1111 =>	01+11+10+11 = 1001

図3  
4入力2ビットのLUTベースの乗算例

#### リスト1 LUTベースの低域通過フィルタのVHDL記述例

```
--*****--
-- FIR FILTER (LPF) USING LUT
-- (fir.vhd)
-- by Minseok Kim
--*****--
-- FEATURES
-- Using simplified LUT
-- Searching LUTDATA
-- Signed Input can be supported
-- Coefficient : 8 bits
-- Input       : 12 bits
-- Output      : 12 bits (Scaled)
--*****--

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
USE ieee.std_logic_signed.all;

LIBRARY ieee;
USE ieee.std_logic_1164.all;

PACKAGE util_package IS

    FUNCTION fixsub(x:std_logic_vector;
        y:std_logic_vector) RETURN std_logic_vector;
    FUNCTION fixadd(x:std_logic_vector;
        y:std_logic_vector) RETURN std_logic_vector;
    FUNCTION fixmult(x:std_logic_vector;
        y:std_logic_vector; n:natural)
        RETURN std_logic_vector;
END util_package;

LIBRARY ieee;
PACKAGE BODY util_package IS

    FUNCTION fixadd(x:std_logic_vector; y:std_logic_vector)
        RETURN std_logic_vector IS
        VARIABLE z : std_logic_vector(x'length downto 0);
    BEGIN
        z := (x(x'high) & x) + (y(y'high) & y);
        RETURN z(x'length downto 1);
    END;

    FUNCTION fixmult(x:std_logic_vector;
        y:std_logic_vector)
        RETURN std_logic_vector IS
        VARIABLE z : std_logic_vector(x'length+y'length-
            1 downto 0);
    BEGIN
        z := (x(x'high) & x) * (y(y'high) & y);
        RETURN z(x'length+y'length-
            1 downto 0);
    END;

    FUNCTION fixmult(x:std_logic_vector;
        y:std_logic_vector; n:natural)
        RETURN std_logic_vector IS
        VARIABLE z : std_logic_vector(x'length+y'length-
            1 downto 0);
    BEGIN
        z := (x(x'high) & x) * (y(y'high) & y);
        RETURN z(x'length+y'length-
            1 downto 0);
    END;

    FUNCTION fixsub(x:std_logic_vector;
        y:std_logic_vector) RETURN std_logic_vector;
    FUNCTION fixadd(x:std_logic_vector;
        y:std_logic_vector) RETURN std_logic_vector;
    FUNCTION fixmult(x:std_logic_vector;
        y:std_logic_vector; n:natural)
        RETURN std_logic_vector;
END util_package;

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
USE ieee.std_logic_signed.all;
USE work.util_package.ALL;

ENTITY fir12x8 IS
    PORT (
        clk      : IN std_logic;
        nrst     : IN std_logic;
        ena      : IN std_logic;
        x_in     : IN std_logic_vector(11 downto 0);
        y_out    : OUT std_logic_vector(11 downto 0));
END ENTITY fir12x8;

ARCHITECTURE rtl OF fir12x8 IS

    -- coef = [10 45 92 127 127 92 45 10];
    TYPE LUTFIR0 IS ARRAY(0 to 15) OF integer RANGE 0 to 511;
    CONSTANT LUT:LUTFIR0 :=
        (0, 10, 45, 55, 92, 102, 137, 147,
         127, 137, 172, 182, 219, 229, 264, 274);

    TYPE SR12 IS ARRAY (0 to 7) OF std_logic_vector
        (12 downto 0);
    SIGNAL tap_sr : SR12;

    TYPE SR12h IS ARRAY (0 to 3) OF std_logic_vector
        (12 downto 0);
    SIGNAL tapplus : SR12h;

    TYPE ADDR8 IS ARRAY (0 to 12) OF std_logic_vector
        (3 downto 0);
    SIGNAL addr : ADDR8;

    TYPE LD10 IS ARRAY (0 to 12) OF std_logic_vector
        (8 downto 0);
    SIGNAL p : LD10;

    --scaling at last stage-----
    SIGNAL add10, add11, add12 :
        std_logic_vector(10 downto 0);
    SIGNAL add13, add14, add15 :
        std_logic_vector(10 downto 0);
    SIGNAL add20, add21, add22 :
        std_logic_vector(13 downto 0);
    SIGNAL add30 :
        std_logic_vector(18 downto 0);
```

## リスト1 LUTベースの低域通過フィルタのVHDL記述例(つづき)

```

SIGNAL add31
std_logic_vector(15 downto 0);
SIGNAL yout
std_logic_vector(24 downto 0);
-----

BEGIN

PROCESS (clk, nrst) IS
BEGIN
    IF nrst = '0' THEN
        tap_sr(0 to 7) <= (OTHERS => "01000000000000");
    ELSIF clk'event AND clk = '1' THEN
        IF ena = '1' THEN
            tap_sr(1 to 7) <= tap_sr(0 to 6);
            -- 入力データを正数にするため
            tap_sr(0) <= (x_in(11) & x_in) +
                           "01000000000000";

            END IF;
        END IF;
    END PROCESS;

loop0: FOR i IN 0 TO 3 GENERATE
    tapplus(i) <= fixadd(tap_sr(i), tap_sr(7-i));
END GENERATE;

loop1: FOR i IN 0 TO 12 GENERATE
    addr(i) <= tapplus(3)(i) & tapplus(2)(i) &
               tapplus(1)(i) & tapplus(0)(i);
END GENERATE;

-- p's are 10 bits unsigned
loop2: FOR i IN 0 TO 12 GENERATE
    p(i) <= Conv_std_logic_vector(
        LUT(Conv_integer(unsigned(addr(12-i)))), 9);
END GENERATE;

```

```

--scaling at last stage-----
PROCESS (clk) IS
BEGIN
    IF clk'event AND clk = '1' THEN
        add10 <= ( "00" & p(1) ) + ( '0' & p(0) & '0' );
        -- 11 bits
        add11 <= ( "00" & p(3) ) + ( '0' & p(2) & '0' );
        add12 <= ( "00" & p(5) ) + ( '0' & p(4) & '0' );
        add13 <= ( "00" & p(7) ) + ( '0' & p(6) & '0' );
        add14 <= ( "00" & p(9) ) + ( '0' & p(8) & '0' );
        add15 <= ( "00" & p(11) ) + ( '0' & p(10) & '0' );

        add20 <= ( "000" & add11 ) + ( '0' & add10 & "00" );
        -- 14 bits
        add21 <= ( "000" & add13 ) + ( '0' & add12 & "00" );
        add22 <= ( "000" & add15 ) + ( '0' & add14 & "00" );

        add30 <= ( "00000" & add21 ) + ( '0' & add20 & "0000" );
        -- 19 bits
        add31 <= ( "00000" & p(12) ) + ( '0' & add22 & '0' );
        -- 16 bits

        yout <= (( "0000000000" & add31 ) + ( '0' & add30
                                                    & "000000" ))
                - "000000"&LUT(15)&"000000000000"
                ; -- 25 bits (274)

    END IF;
END PROCESS;

-----

y_out <= Conv_std_logic_vector( Conv_integer(yout) /
2**7, 12 );

END ARCHITECTURE rtl;

```

1

1  
App

2

2  
App

3

3  
App

4

基本的な考え方は図3のように、定数で固定のフィルタ係数と可変の入力信号により得る部分積(Partial Product)を、LUTとして先に用意しておき、入力信号によってテーブルを参照することで乗算器は不要になります。後は部分積を、桁を合わせて足し合わせることでフィルタの出力値が得られます。

今回用いた8タップFIR低域通過フィルタの係数(符号付き8ビット)は次のようになります。

```
coef = [ 10 45 92 127 127 92 45 10 ];
```

これは左右対称性があるため、折り返しを用いて4タップに

することができます。4入力LUTの値( $2^4 = 16$ 通り)を計算したのが以下ようになります。

```
[ 0, 10, 45, 55, 92, 102, 137, 147,
127, 137, 172, 182, 219, 229, 264, 274 ]
```

リスト1に、これを用いて実装したVHDL回路を紹介します。

Minseok Kim  
東京工業大学

Design Wave Advance


好評発売中

四則演算、初等超越関数、浮動小数点演算の作りかた

## デジタル数値演算回路の実用設計

鈴木 昌治 著 B5変型判 256ページ 定価3,570円(税込) JAN9784789836173

画像処理や音声処理、暗号処理などには欠かせない数値演算回路設計についての解説書です。本書では数値演算回路として、加減算回路、乗算回路、除算回路、浮動小数点演算回路、初等超越関数を取り上げます。また、応用回路としてデジタル・ビデオ・エフェクトのアドレス生成回路の設計方法を紹介し、本書はあくまでも実用回路の製作に主眼を置いています。そのため、具体的な回路例(ソース・コード)を示しながら、数値演算を実際の回路に落とし込む過程を理解できるように説明しています。また、製品の差異化の重要な要素となる高速化や小型化を図るため、さまざまな視点でのアプローチを紹介します。



CQ出版社 〒170-8461 東京都豊島区巣鴨 1-14-2 販売部 ☎ (03) 5395-2141 振替 00100-7-10665